เทคโนโลยีหน่วยความจำ

DRAM การดำเนินงานขั้นพื้นฐาน

Before a computer can perform any useful task, it copies applications and data from the hard diskก่อนที่เครื่องคอมพิวเตอร์สามารถดำเนินการใด ๆ งานที่มีประโยชน์จะใช้งานและสำเนาข้อมูลจากฮาร์ดดิสก์ drive to the system memory. ขับรถไปที่หน่วยความจำระบบ Computers use two types of system memory—cache memory and main ใช้คอมพิวเตอร์สองประเภทของระบบหน่วยความจำและหน่วยความจำแคชหลัก memory. หน่วยความจำ Cache memory consists of very fast static RAM (SRAM) and is usually integrated with theประกอบด้วยหน่วยความจำแคชแบบคงที่รวดเร็วมาก RAM (SRAM) และมักจะถูกรวมเข้ากับ processor. หน่วยประมวลผล Main memory consists of DRAM chips on dual inline memory modules (DIMMs) that can beหน่วยความจำหลักประกอบด้วยชิป DRAM ที่สองโมดูลหน่วยความจำแบบอินไลน์ (DIMMs) ที่สามารถ packaged in various ways depending on system forบรรจุในรูปแบบต่างๆขึ้นอยู่กับปัจจัยรูปแบบระบบDRAM ชิปจะประกอบด้วยหลายล้านตำแหน่งหน่วยความจำ (หรือเซลล์) ซึ่งจะจัดใเมทริกซ์ของrows and columns 

แถวและคอลัมน์ อุปกรณ์ต่อพ่วงวงจรบน DIMM คนอ่าน, amplifies, และเงินโอน data from the memory cells to the memory bus. ข้อมูลจากเซลล์หน่วยความจำไปยังรถบัสหน่วยความจำ Each DRAM row, called a page, consists of several DRAM แต่ละแถวเรียกว่าหน้าประกอบด้วยหลาย DRAM cells. เซลล์ DRAM Each DRAM cell on a page contains a capacitor capable of storing an electrical charge DRAM แต่ละเซลล์บนหน้าเว็บมีตัวเก็บประจุสามารถเก็บค่าไฟฟ้า for a very short time. สำหรับเวลาที่สั้นมาก A charged cell represents a “1” data bit, and an uncharged cell represents a เซลล์คิดค่าบริการหมายถึง"1"บิตข้อมูลและเซลล์ uncharged แสดง “0” data bi0"ข้อมูลบิต" To prevent the capacitors from discharging, they must be recharged (refreshed) เพื่อป้องกันไม่ให้ตัวเก็บประจุจากการปฏิบัติราชการจะต้องได้รับการชาร์จ (ฟื้นฟู) thousands of times per second to maintain the validity of the data. หลายพันครั้งต่อวินาทีในการรักษาข้อมูลความถูกต้องของ Refresh mechanisms are described กลไกการฟื้นฟูมีคำอธิบาย later in this section. ต่อไปในส่วนนี้

หน่วยความจำของระบบย่อยทำงานที่ความเร็วบัสหน่วยความจำ

 Typically, to access a DRAM cell, theโดยปกติในการเข้าถึงเซลล์ DRAM,

memory controller sends electronic address signals that specify the row address and column address ควบคุมหน่วยความจำส่งสัญญาณอิเล็กทรอนิกส์ที่อยู่ที่ระบุที่อยู่แถวและคอลัมน์ที่อยู่ of the target cell. ของเซลล์เป้าหมาย The memory controller sends these signals to the DRAM chip by way of the memory ควบคุมหน่วยความจำส่งสัญญาณเหล่านี้เพื่อชิป DRAM โดยวิธีการของหน่วยความจำ bus. รถบัส The memory bus consists of two sub-buses: the address/command bus and the data bus. รถบัสหน่วยความจำประกอบด้วยสองย่อยรถโดยสาร : รถประจำทางที่อยู่คำสั่ง / และรถบัสข้อมูล The data bus is a set of lines (traces) that carry the data to and from DRAM. บัสข้อมูลเป็น DRAM ตั้งของเส้น (ร่องรอย) ที่เก็บข้อมูลที่เข้าและออกจาก Each trace carries one ติดตามการดำเนินการแต่ละหนึ่ง data bit at a time. บิตข้อมูลได้ในเวลา The throughput (bandwidth) of the data bus depends on its width (in bits) and its throughput (แบนด์วิดท์) ของบัสข้อมูลจะขึ้นอยู่กับความกว้างของมัน (ในบิท) และ บริษัท ย่อย frequency. ความถี่ The data width of a memory bus is usually 64-bits, which means that the bus has 64 ความกว้างของบัสข้อมูลหน่วยความจำโดยปกติจะเป็น 64 บิตซึ่งหมายความว่ารถบัสมี 64 traces, each of which transports one bit at a time. ร่องรอยซึ่งแต่ละการขนส่งหนึ่งบิตในเวลา Each 64-bit unit of data is called a data word. แต่ละบิต 64 - หน่วยของข้อมูลที่เรียกว่าข้อมูลคำ The address portion of the address/command bus is a set of traces that carry signals identifying the ส่วนที่อยู่ของที่อยู่ / รถโดยสารคำสั่งคือชุดของร่องรอยที่ดำเนินการส่งสัญญาณระบุ location of data in memory. ตำแหน่งของข้อมูลในหน่วยความจำ The command portion of the address/command bus conveys instructions ส่วนคำสั่งของคำสั่งที่อยู่รถบัส / สื่อคำแนะนำ such as read, write, or refresh. เช่นการอ่านเขียนหรือการฟื้นฟู

เมื่อหน่วยความจำหรือ EDO FPM เขียนข้อมูลไปยังเซลล์โดยเฉพาะอย่างยิ่งควบคุมหน่วยความจำจะเลือกสถานที่ตั้ง

in which to write the data. ซึ่งจะเขียนข้อมูล The memory controller first selects the page by strobing the Row Address ควบคุมหน่วยความจำแรกเลือกหน้าโดย strobing แถวที่อยู่ onto the address/command bus. ที่อยู่บนรถบัสคำสั่ง / It then selects the exact location by strobing the Column Address จากนั้นเลือกตำแหน่งที่แน่นอนโดย strobing คอลัมน์ที่อยู่ onto the address/command bus (see Figure 2). ที่อยู่บนรถบัสคำสั่ง / (ดูรูปที่ 2) These actions are called Row Address Strobe (RAS) การกระทำเหล่านี้เรียกว่า Row ที่อยู่ Strobe (RAS)

and Column Address Strobe (CAS). และคอลัมน์ที่อยู่ Strobe (CAS) The Write Enable (WE) signal is activated at the same time as the เขียนเปิดใช้งาน (เรา) สัญญาณสามารถใช้งานได้ในเวลาเดียวกันเป็น CAS to specify that a write operation is to be performed. CAS เพื่อระบุว่าการเขียนสามารถที่จะดำเนินการ The memory controller then drives the data ควบคุมหน่วยความจำแล้วไดรฟ์ข้อมูล onto the memory bus. บนรถบัสหน่วยความจำ The DRAM devices capture (latch) the data and store it into the respective cells. DRAM จับอุปกรณ์ (สลัก) ข้อมูลและจัดเก็บลงในเซลล์ตามลำดับ

DRAM ในระหว่างการดำเนินการอ่าน, RAS CAS ตามด้วยขับรถบัสไปยังหน่วยความจำ The WE WE signal is held inactive, indicating a read operation. สัญญาณจะจัดขึ้นใช้งานไม่ได้ระบุการดำเนินการอ่าน After a delay called CAS Latency, the DRAM หลังจากความล่าช้าที่เรียกว่า CAS Latency, DRAM devices drive the data onto the memory bus. อุปกรณ์ไดรฟ์ข้อมูลไปยังหน่วยความจำบัส DRAM cannot be accessed during a refresh. DRAM ไม่สามารถเข้าถึงได้ในระหว่างการฟื้นฟู If the processor makes a data request during a DRAM หากหน่วยประมวลผลทำให้การขอข้อมูลระหว่าง DRAM

refresh, the data will not be available until the refresh completes. รีเฟรชข้อมูลจะไม่สามารถใช้ได้จนกว่าจะฟื้นฟูเสร็จ There are many mechanisms to มีหลายคนเป็นกลไก refresh DRAM, including RAS only refresh, CAS before RAS (CBR) refresh, and Hidden refresh. DRAM ฟื้นฟูรวมทั้งการฟื้นฟูเท่านั้น RAS, CAS ก่อน RAS CBR) ฟื้นฟู (และฟื้นฟูซ่อน CBR, CBR, which involves driving CAS active before driving RAS active, is used most often. ซึ่งเกี่ยวข้องกับการขับรถที่ใช้งานอยู่ก่อน RAS CAS ขับรถที่ใช้งานอยู่จะถูกใช้บ่อยที่สุด DRAM storage density and power consumption ความหนาแน่นของการเก็บรักษา DRAM และการใช้พลังงาน The storage capacity (density) of DRAM is inversely proportional to the cell geometry. ความจุ (ความหนาแน่น) ของ DRAM จะแปรผกผันกับเรขาคณิตเซลล์ In other words, ในคำอื่น ๆ storage density increases as cell geometry shrinks. เพิ่มความหนาแน่นของการเก็บรักษาเป็น shrinks เรขาคณิตเซลล์ Over the past few years, improvements in DRAM กว่าไม่กี่ปีที่ผ่านมาปรับปรุงใน DRAM storage density have increased capacity from almost 1 kilobit (Kb) per chip to 2 gigabit (Gb) per ความหนาแน่นของการจัดเก็บได้เพิ่มกำลังการผลิตจากเกือบ 1 กิโลบิต (Kb) ต่อชิปถึง 2 Gigabit (Gb) ต่อ chip. ชิป In the near future, it is expected that capacity will increase even further to 4 Gb per chip. ในอนาคตอันใกล้นี้เป็นที่คาดว่าจะเพิ่มกำลังการผลิตให้ดียิ่งขึ้นถึง 4 GB ต่อชิพ The industry-standard operating voltage for computer memory components was originally 5 volts. มาตรฐานการดำเนินงานแรงดันไฟฟ้าสำหรับอุตสาหกรรมชิ้นส่วนหน่วยความจำคอมพิวเตอร์เดิม 5 โวลต์ However, as cell geometries decreased, memory circuitry became smaller and more sensitive. แต่เป็นรูปทรงเรขาคณิตเซลล์ลดลงกลายเป็นวงจรหน่วยความจำขนาดเล็กและมีความละเอียดอ่อนมากขึ้น Likewise, the industry-standard operating voltage decreased. เช่นเดียวกับมาตรฐานการดำเนินงานแรงดันไฟฟ้าอุตสาหกรรมลดลง Today, computer memory components วันนี้องค์ประกอบหน่วยความจำคอมพิวเตอร์